Design Compiler Graphical
Design Compiler Graphical
工具概述
定位与起源
定位与起源：Design Compiler Graphical(DCG)是Design Compiler的拓扑综合版本——在综合时读入floorplan信息——预估互连线延迟——产生物理上可实现的优化网表。DCG是DC Ultra的演进——2014年随Synopsys Galaxy平台发布。
传统DC只知道"逻辑"——不知道"物理"——它假设所有线延迟为零(线负载模型)——综合后网表在物理设计时WNS恶化20-50ps很正常。DCG打破了这堵墙——综合时预估线延迟——让综合后的网表更"物理友好"。
核心技术
物理感知综合：DCG读入：floorplan DEF(粗略的macro位置)、标准单元库的LEF(物理尺寸)、预估的布线资源。在综合优化时——DCG预估每条路径的真实线延迟——不是用统计线负载模型估算——而是基于macro位置+cell分布做物理感知的延迟估计。
与ICC2/FC协同：DCG可以和ICC2/Fusion Compiler共享物理数据——DCG综合时用的floorplan就是ICC2的初始floorplan——保证综合和物理设计的物理假设一致。
Congestion-aware优化：DCG在综合时会预估每个区域的cell密度——避免产生密度过高的逻辑结构——减少后期congestion。大面积MUX/decoder会被DCG"分散"到更大的区域。
主要功能
* 拓扑综合：读入floorplan DEF→物理感知的综合优化→网表更物理友好。 * 与ICC2/FC协同：共享物理数据——物理假设一致。 * Congestion预估：综合时避免产生局部高密度逻辑——减少后期congestion。 * 低功耗综合增强：物理感知的clock gating——考虑gating cell的物理位置对时钟树的影响。
实战案例
某芯片DCG vs DC对比：DC综合→物理设计后WNS=-60ps。DCG综合→物理设计后WNS=-18ps。DCG的物理感知让综合后的网表更"物理友好"。
DCG congestion预估：某大MUX在DC中被放在一个小区域→物理设计时congestion严重→绕线绕远→时序恶化。DCG把它"展开"到3个区域→congestion消除。
DCG+ICC2协同：共用floorplan→DCG综合和ICC2物理设计使用相同的物理假设→网表导入后WNS恶化<5ps。
常见误区
误区一：DCG=DC+图形界面。 "Graphical"指的是拓扑——即物理拓扑——不是GUI。DCG的核心是物理感知综合——不是因为加了图形界面。
误区二：DCG替代DC。 DCG是DC的一个功能集——DC仍然存在。DCG适合物理设计紧密耦合的流程。纯逻辑探索(如早期RTL开发)用DC足够。
误区三：DCG能替代物理设计工具。 DCG做综合时的物理预估——不是物理实现。DCG的物理信息是"预估"——物理设计工具(ICC2/FC)做"真实"物理实现。DCG只是让预估更准。